? 旨在實(shí)現(xiàn)高性能和高效率
- 8GB HBM 內(nèi)存和 PCIe Gen4 互連可實(shí)現(xiàn)速度更快的應(yīng)用性能
- 通過(guò)支持 4x 10GbE、4x 25GbE 或 1x 40GbE 或 1x 100GbE 的 100G 網(wǎng)絡(luò),實(shí)現(xiàn)低時(shí)延網(wǎng)絡(luò)功能
? 靈活應(yīng)變 — 加速任何工作負(fù)載
- 加速計(jì)算、網(wǎng)絡(luò)和存儲(chǔ)工作負(fù)載
- 隨著工作負(fù)載和算法通過(guò)可重新配置的架構(gòu)(與固架構(gòu)不同)不斷發(fā)展,應(yīng)用性能得到了最大化
? 方便易用 - 云 <-> 本地靈活性
- 經(jīng)過(guò)精心構(gòu)建,可為在云端或本地部署(可互換)的解決方案擴(kuò)展架構(gòu)
設(shè)置 Alveo U50,在本地部署應(yīng)用
請(qǐng)按照步驟 1 和 2 在 U50 加速卡上部署或開發(fā)應(yīng)用。
1.下載 Xilinx 運(yùn)行時(shí) Xilinx 運(yùn)行時(shí) (XRT) 是主機(jī)和板卡之間的低層次通信層(API 和驅(qū)動(dòng))。
2.下載部署目標(biāo)平臺(tái) 部署目標(biāo)平臺(tái)是物理實(shí)現(xiàn)并閃存到卡中的通信層。
除了步驟 1 和 2,還需按照步驟 3 和 4 使用 Vitis 設(shè)計(jì)流程在 U50 上進(jìn)行開發(fā)。
3.下載開發(fā)目標(biāo)平臺(tái) 如需構(gòu)建自己的應(yīng)用,則需要面向開發(fā)的目標(biāo)平臺(tái)接口。
4.下載 Vitis 設(shè)計(jì)環(huán)境 Xilinx Vitis 軟件平臺(tái)為開發(fā)加速應(yīng)用提供了框架。